公式からは削除されたNPCのSM5847Aのデータシートがデータシートアーカイブサービスにあった。 演算精度は26×24-bit parallel multiplier/32-bit accumulatorらしい。 フィルタの構成は 1st stage (fs to 2fs): 169-tap 2nd stage (2fs to 4fs): 29-tap 3rd …

以前地元に帰った時に買ったADPLLの本を今更読み返している。完全ディジタルPLL回路の設計―ディープ・サブミクロンCMOSプロセスで実現する (半導体シリーズ)作者: ロバート・ボグダンスタジュースキー,ポラス・T.バルサラ,Robert Bogdan Staszewski,Poras T.…

Virtex系に乗っかってるDSP48Eは、Spartan系のDSP48Aに比べて、機能が多い。 乗算が25×18になっているとか、後置演算器がALU的に使えるとかのほかに、35×35のように連結して演算する場合に必要になる17bit右シフトもカスケードパス内に用意されており、一回F…

椅子について、座面前後が思ったよりも狭く感じるので、座面を延長して作ろうかと思ったが、材料がなかったので今のやつを延長することに。 アドホックに、前側に発泡スチロールの板を張り付けて30mm延長する作戦。 意外と継ぎ目が目立たない模様でよかった。

修正されたウィッグを装着し、椅子に座った状態で撮影。 江戸+傾奇な椅子と意外とマッチしてると自画自賛してるがどうなんだろう。 ウィッグの問題点は以前の時点では誤解していて、試作の両方のロールのスタートが前→後だったのに対して、不備があったのは…

修正されたウィッグが届いた。 巻き方向がちゃんとしてる。 早速つけよう。

DSP48A1のマニュアルには250MHzと書いてあるが、スイッチング特性からすると-3グレードで390MHz MAXみたい。 例によって暗黙的に考えているオーディオ用では係数ROMとデータRAM(両方ともブロックRAM)に直結してデータを流し込むことを考えているので、ブロッ…

DSP48A1のドキュメントのパイプライン化された複素数積和の実装を見ていてふと気が付いたが、積和結果がいるのは処理の最後になってからなので、それまでの積和をAlow*Blow,Ahigh*Blow,Alow*Bhigh,Ahigh*Bhighの4つの部分積で独立に足し合わせ、最後の最後で…

DSP48A1ユニットを使った積和の実装で、初めはP=A*B+Cという演算器を作り、PからCへの代入はFPGAファブリック側でやろうと考えてやっていたが、よくよく考えてみれば加減算器にフィードバック専用のパスがあるんだから、Pt=A*Bという乗算器と和用の48bit×2を…

興味が出たので、35bit×35bit+Nbitの積和演算をどうやるか考えてみている。 データシートに35bit×35bitの演算を行うパイプライン乗算器は載っていて、DSP48A1ユニットを4つ使っているので、単純に積和の加算用にあと2個使って6個あればできそう。 ちょっと考…

35bitの時から興味が出てDSP48A1ユニットについて調べた覚書。 演算はP = A * (B ± D) ± Cという信号処理でよく見かける形。 (B±D)の部分が前置加減算器、A*の部分が乗算器、±Cの部分が加減算器として実装され、パイプラインレジスタをすべて有効にすると、…

"人の話を聞くとやってみたくなる"で、マミさんドールの眼をグラスアイに換装した。 グラスアイにすると良いというソースは例によって同僚。 マニュアルによるとアイホールのサイズは16mmとのことだったので、16mmのやつを買ってきたが、店頭で"ホントにこん…

木曜日の夜にTossyが急に飲もうという提案があって、紆余曲折の後、なくる氏も誘って3人で土曜日に飲むことに。 ついでだから電子部品と換装しようと思っていたグラスアイも買ってきた。 ガス設備点検が15時〜16時にあったので、秋葉に17時30分ぐらいについ…

適当に調べていたが、最大速度(350MHz程度)で動かすためには全パイプラインレジスタを有効化して動かす必要がある。 どうもパイプラインの動きとか苦手なので、絵をかいて考える。

Spartan-6のDSP48A1のMUXのうちデータシート中で灰色になっているMUX(おもにパイプライン動作か、シングルサイクル動作かを切り替える)はFPGAのロジック側からはコントロールできず、コンフィグ時に固定になるらしい。 まあ、確かに速度出そうとするとパイプ…

NPCのデータシートを調べているときに思い出したのが、8倍にサンプルレート変換する際に、2×2×2とする方法と一気に8倍にする方法があって、SONYだったかどこかが、一気に8倍にしてなおかつ、遮断特性が急なフィルタを使っているので精度がいいというのをアピ…

考えてみれば、Xilinxのデータシートの実装は"入力"35bit×2=出力70bitになる例だったから、あんまり関係なくて、32bit DACが8個だから35bitってことなのかもしれない。 18bit×18bitの場合は結果は36bitだし。 フィルタ用のFPGAにXilinxのSpartan-6のTQFPパッ…

そういえば、以前どうやっているんだろう？と考えた35bit処理のDACはプレイヤーからDACへの伝送を48bitを行うこともできるとか。 説明書を見たら、ただ単にDACでやるサンプル周波数を上げる→折り返し雑音をフィルタするってのをプレイヤー側に持ってきている…

ボンドが乾いて強度は出ているようなので、ためしに座らせてみる。 一番最初に設計したものより大きくして作ったが、それでもかなりタイトに見える。 水平が出ていないのと、そこらじゅうの精度が甘く、出っ張ったりへこんだりしているので、400番のペーパー…

生乾き状態で次々接着していって、形になった。 圧力をかけながら接着するために、重り(チャンピオン8冊)で押さえながら、一晩放置する。 古の昔にわくわくさんがやってた覚えのある、爪楊枝を差し込んで交差状にしたうえで木工用ボンドを塗って固定する方法…

現物合わせで採寸し、さっくり各部のサイズを決めたので、発泡スチロールを切り出した。 いろいろ考えたが、失敗しにくいと思われるカクカクしたデザインにした。 切り出せたので、パーツごとに木工用ボンドで接着していく。 速乾を使っているが、切削可能に…

自転車屋さんで組みあがり直後っぽいやつを乗れなかったが、触ってきた。 コルナゴのC59 DURA-ACE Di2用に組み込んであった。TIMEでもできる？と聞いてみたが、バッテリマウンタの形が違う(コルナゴとTIMEはバッテリの搭載方向が違う)のと、バッテリ付近の穴…

椅子ぐらいあったほうがいいなと思って、天使のすみかで見たものの、ソファータイプしかなかったのと600mmサイズででかめだったので、やっぱり作るかという考えに至って東急ハンズで材料を探してきた。 段ボールの積層で行こうか…アクリルは切断が骨だな…と…

EPSを発注してある自転車屋さんにEPSのサンプルが来たということで見に行ってきた、自走で行こうと思ったが、雨が降っていたので小田急で移動。 →EPSを試した後、"小田急の終点は新宿→天使のすみかがあるじゃん"とかアレゲなこと思いついて、新宿まで移動 →…

昨日適当に考えた、35bitの続き。 35bit→32bit×8のアルゴリズムとしてもっとも簡単な方法？は、 35bitの上位32bitを元の値として8個分複製 8個のうち、下位3bitが示す個数分だけ+1する ってやればいい。これでやるとたとえば、 35bit(16進数の下位) 32bit内…

サンプリング周波数が元ソースより高い補間フィルタの出力後なら、ΔΣで切り捨てた分をデータに入れるっていう方法でもいいのか。 これならスケーリングと変調器が安定ならオーバーフローしない気がする。

24bitですら理論通りのスペックが出ないのに、32bitってマーケティング以上の意味あるんだろうか？って思う。 今使ってるES9018も32Bitだが… なんかで読んだ覚えがあるのはΔΣ変調を行っているノイズシェイパの精度が上がるから微小信号に対して有利とかあっ…

TEAC/ESOTERICのプレイヤーで35bit処理ってのがあって、どっかで聞いた値だなあと思っていたが、XilinxのFPGAだった。 Spartan-6に搭載されているDSP48A1というDSPブロックは、高速化かロジック規模を抑えるためなのか、18bit×18bitの乗算を両方とも符合あり…

セイコーとシチズンのGPS時計の違いが判らないことで調べていたらなんとなくわかった。 シチズンのやつは位置算出に使う時刻情報だけ使って時間を合わせるが位置の算出はしない、セイコーのほうはGPSと同様に複数の衛星の時刻情報から位置情報も算出してタイ…

新しいiPadと一緒にiOS5.1が発表されOTAアップデートで配信されていたので、アップデートした。 細かいバグフィックスとかSiriの日本語化とかいろいろアップデートされたらしい。 一番わかりやすいのは今までロック画面でカメラを使う場合、ホームボタンをダ…