積和の実装

DSP48A1ユニットを使った積和の実装で、初めはP=A*B+Cという演算器を作り、PからCへの代入はFPGAファブリック側でやろうと考えてやっていたが、よくよく考えてみれば加減算器にフィードバック専用のパスがあるんだから、Pt=A*Bという乗算器と和用の48bit×2を連結した加算器を作ればいいということに気が付いた。
積の入力(AとB)→出力(P)のレイテンシはあまり変わらないだろうが、和入力(C相当)→出力のレイテンシはCを独立に作った時よりも小さくなることが期待できそう。