SM5847A

公式からは削除されたNPCのSM5847Aのデータシートがデータシートアーカイブサービスにあった。
演算精度は26×24-bit parallel multiplier/32-bit accumulatorらしい。
フィルタの構成は

• 1st stage (fs to 2fs): 169-tap
• 2nd stage (2fs to 4fs): 29-tap
• 3rd stage (4fs to 8fs): 17-tap

となっている。

一気に8倍するのはSONYのDAS-R10で昔書いてた。
DSPチップが複数必要だったような処理が今やFPGA一つでできるとかすごい時代だ。