公式からは削除されたNPCのSM5847Aのデータシートがデータシートアーカイブサービスにあった。 演算精度は26×24-bit parallel multiplier/32-bit accumulatorらしい。 フィルタの構成は 1st stage (fs to 2fs): 169-tap 2nd stage (2fs to 4fs): 29-tap 3rd …

以前地元に帰った時に買ったADPLLの本を今更読み返している。完全ディジタルPLL回路の設計―ディープ・サブミクロンCMOSプロセスで実現する (半導体シリーズ)作者: ロバート・ボグダンスタジュースキー,ポラス・T.バルサラ,Robert Bogdan Staszewski,Poras T.…

Virtex系に乗っかってるDSP48Eは、Spartan系のDSP48Aに比べて、機能が多い。 乗算が25×18になっているとか、後置演算器がALU的に使えるとかのほかに、35×35のように連結して演算する場合に必要になる17bit右シフトもカスケードパス内に用意されており、一回F…