Xilinx FPGA JTAGポート

XilinxのBSCAN_XXというコンポーネントを使って、シフトレジスタ部を作ればコンフィグ用のJTAGポートを使って内部と通信できるっぽい。
JTAGのユーザー定義命令でアクセスするための制御信号が出ているので、シフトレジスタ+ロジックとのインターフェースレジスタをつけて制御信号をつなげばI/Oは完成するように見える。
JTAGのステートマシンなどは標準のコンフィグレーション用のロジックと共用で、ワンホットみたいな制御信号で出てるので楽そう。

これをさらにオートにして、PC側から波形として見れるようにしたものが、Chip Scopeというロジックデバッガらしいが、WebPackしか使ってないのでよくわからない。