PLL

適当にデータシートを読んでたら目から鱗の内容が。
PLLのソースクロックをマスタークロックではなくLRCK(すなわちfsのクロック)にすれば位相比較器はせいぜい1MHzで動作すればOKと言う回路で済む。
VCOと分周器は50MHzぐらいまで対応しているのが必要だけど位相比較器に比べればこれらの部品は豊富に存在する。

でも比較周波数が低いと何か落とし穴があった気がする…
とりあえず本棚にしまってあるPLLの本を探し出してきて読もう。