SDRAMから読む設定にしたプロジェクトで、CPUだけNios II/fに切り替えたところ、オンチップメモリと遜色ない速度で動作するようになった。 まあ、キャッシュに常にヒットしているようだし当たり前か…

SDRAMコントローラを追加して、SDRAMをつなげられるようにした。 SDRAMの設定などは、DE0-Nano付属CD内のDE0_Nano_SOPC_DEMOから持ってきた。 上記のプロジェクトではCPUおよびSDRAMコントローラは100MHzで動作させ、PLLで位相を-60度ずらしたクロックを生成…

Nios II/eにPLLを追加して、動作周波数を上げた。 何回かP&Rを行って、TimeQuestの結果を見たところ、ワーストで175MHz程度の速度が出せるみたいなので、PLLの設定としては160MHzにした。 /fおよび/sもやってみたが、複雑なロジックのせい？なのか周波数が/e…

terasicのサンプルコードはwhile文で待ち合わせてLEDを点滅させるものだが、/fと/eだと、明らかに速度が違う。 ほとんどがwhile文の分岐なので分岐予測が効いてるのか？とか思った。

Nios IIにはバリエーションが3種類ある。 インテル® FPGA およびプログラマブル・デバイス - インテル® FPGA 高速版のf、標準版のs、省スペース版のeになる。 上記と同じ構成で、プロセッサだけ変更すると、ロジックエレメントの使用率は以下のようになる。 …

Niosプロセッサシステムを作成→Quartusで実装→DE0-Nanoに書き込み→Hello Worldまでできた。 基本的な手順はterasicのマニュアルのTutorial: Creating a Nios II Projectに準じているが、以下の点を変更している。 Quartusのバージョン 10.1から最新版の12.1…