Nios改変

Niosを少し改変した。

• PLLをQsysシステムの外に出して、逓倍してからQsysから生成したIPに入力するようにした
• .qsysをQuartusに追加するのではなく、生成されたqipを追加するようにした

前者は、PLLをQsys内で接続するとAvalonインターコネクト経由で位相調整ができるらしいが使わないのと、PLLのLocked信号を非同期リセットに転用しようとした場合結局外側で繋がなくてはいけないのと、SDRAMに供給するクロックをQsysから出力している場合、間違えて内部で接続すると出力ポートが消えるのにイラッとしたため。
外部で完全固定のPLLで逓倍したのち各クロックに入力する。
ただし、SDRAMコントローラのパラメータをクロック周期から生成しているらしく、外部から入れるクロックの周波数はQsys設定しないといけない(SDRAMコントローラクロックだけ？)
後者は、Qsysのマニュアルを読んだらそうしろと書いてあった。
.qsysを追加していてもそのたびにIPの生成を行っているため合成自体には問題が起きないが、設定を読み込んでBSPを生成しているSDK側との兼ね合いか？
明示的に再生成しないと変更が反映されないのは少しめんどくさい。